Power gating如何实现低功耗与性能平衡？-睿诚科技协会

什么是 Power Gating？（核心思想）

Power Gating，中文常译为 电源门控 或 电源开关,其核心思想非常直观：

（图片来源网络，侵删）

通过一个“开关”来完全切断或恢复向芯片上某个不工作的功能模块（如CPU核心、GPU、DSP等）的供电，从而消除其静态功耗（漏电流功耗）。

可以把芯片想象成一栋大楼，不同的功能模块（CPU、GPU、内存控制器等）就像大楼里不同的办公室或区域，当某个区域（比如一个CPU核心）下班后，我们不会只是关掉里面的灯（降低动态功耗），而是会直接切断整个区域的供电（拉下电闸），这样连墙上的插座、空调待机的功耗（静态功耗）都没有了。

要理解它的必要性,我们首先要了解芯片功耗的两个主要来源：

动态功耗：由电路在0和1状态翻转时产生，与芯片的工作频率和电压成正比，公式为 P_dynamic ∝ C * V² * f。
（图片来源网络，侵删）
- 解决方法：可以通过动态电压频率调节来降低，当芯片负载不高时，降低工作电压和频率,可以有效减少动态功耗。
静态功耗：也称为漏电流功耗，即使电路不工作（时钟停止），由于晶体管的物理特性，电流也会从电源流向地，形成微小的漏电流，随着工艺尺寸越来越小（从7nm到5nm、3nm），晶体管的漏电流问题越来越严重，静态功耗在总功耗中的占比也越来越高,有时甚至超过动态功耗。
- 解决方法：传统的DVFS无法消除静态功耗，这时，Power Gating 就派上用场了，它能从物理上隔绝电源,将静态功耗降至接近于零。

DVFS是“节能模式”，而Power Gating是“深度睡眠模式”。

Power Gating 的实现依赖于两个关键组件：

这是整个技术的核心，它不是一个普通的开关，而是一个特殊的、由多个晶体管构成的复杂电路，通常被称为 Fine-Grain Power Gating (FGPG) 或 Clustered Power Gating。

结构：它通常由一个低阈值电压的P型晶体管和一个高阈值电压的N型晶体管组成。
- P-FinFET (P-type)：作为“主开关”，连接到电源域，它用低Vt晶体管是为了保证开关速度足够快,能快速为整个功能模块上电。
- N-FinFET (N-type)：作为“保持开关”或“隔离开关”，连接到地，它用高Vt晶体管是为了在关闭状态下，自身的漏电流极小,从而避免引入新的功耗问题。

这部分负责向PG开关发送“开启”和“关闭”的指令。

控制信号：
- clamp / isolate (隔离信号)：在断电前，该信号有效，将模块的输出与下游模块隔离,防止断电后输出端的浮空状态对其他部分造成干扰。
- save：保存模块内部的关键寄存器状态（程序计数器PC、关键数据等）。
- power-gate control (门控信号)：真正的“开关”信号。0表示关闭（切断电源），1表示开启（恢复供电）。

关闭流程（进入睡眠）：

开启流程（唤醒）：

根据门控的精细程度,可以分为两类：

这是目前最主流和最常用的方式。

Power Gating 已经成为现代SoC的标配技术：

特性	描述
核心目标	消除功能模块的静态功耗（漏电流）。
实现方式	通过一个电源门控开关来控制电源的通断。
工作模式	DVFS（动态电压频率调节）是“节能”，Power Gating是“深度睡眠”。
主要类型	粗粒度（主流，对大功能域操作）和细粒度（对微小单元操作）。
关键优势	在先进工艺下，对延长电池寿命至关重要。
主要挑战	唤醒延迟、上电电流冲击和设计复杂性。

Power Gating 是一项通过“牺牲”一部分唤醒速度和设计复杂度，来换取极致静态功耗降低的关键技术,是现代低功耗芯片设计不可或缺的一环。